R4000 - R4000

Микропроцессор Toshiba R4000
Штамповка MIPS R4000

В R4000 это микропроцессор разработан Компьютерные системы MIPS который реализует MIPS III архитектура набора команд (ЭТО). Официально анонсированный 1 октября 1991 года, это был один из первых 64-битных микропроцессоров и первая реализация MIPS III. В начале 1990-х, когда RISC Микропроцессоры должны были заменить микропроцессоры CISC, такие как Intel i486, R4000 был выбран в качестве микропроцессора Расширенная вычислительная среда (ACE), отраслевой стандарт, предназначенный для определения общей платформы RISC. ACE в конечном итоге потерпел неудачу ряд причин, но R4000 нашел успех на рынке рабочих станций и серверов.

Модели

Существует три конфигурации R4000: R4000PC, модель начального уровня без поддержки вторичного кэша; R4000SC, модель с вторичным кешем, но без многопроцессорной способности; и R4000MC, модель с вторичным кешем и поддержкой протоколов когерентности кеша, необходимых для многопроцессорных систем.

Описание

R4000 - это скаляр сверхтрубопровод микропроцессор с восьмиступенчатым целочисленным конвейером. На первом этапе (IF) создается виртуальный адрес для инструкции, и инструкция резервный буфер перевода (TLB) начинает преобразование адреса в физический адрес. На втором этапе (IS) трансляция завершается, и инструкция выбирается из внутреннего кэша инструкций размером 8 КБ. Кэш инструкций с прямым отображением и виртуально индексированный, физически помеченный. Он имеет размер строки 16 или 32 байта. Архитектурно его можно было расширить до 32 КБ.

На третьем этапе (RF) инструкция декодируется и зарегистрировать файл читается. MIPS III определяет два файла регистров, один для целочисленных единиц, а другой для чисел с плавающей запятой. Каждый регистровый файл имеет ширину 64 бита и содержит 32 записи. Целочисленный регистровый файл имеет два порта чтения и один порт записи, тогда как файл регистров с плавающей запятой имеет два порта чтения и два порта записи. Выполнение начинается на четвертом этапе (EX) как для целочисленных инструкций, так и для инструкций с плавающей запятой; и записывается обратно в файлы регистров после завершения на восьмом этапе (WB). Если возможно, результаты могут быть пропущены.

Целочисленное исполнение

R4000 имеет арифметико-логическое устройство (ALU), устройство сдвига, множитель, делитель и выравниватель нагрузки для выполнения целочисленных инструкций. ALU состоит из 64-битного переносной сумматор и логический блок и конвейерный. Шифтер 32-битный баррель шифтер. Он выполняет 64-битные сдвиги за два цикла, в результате чего конвейер останавливается. Такой дизайн был выбран для экономии площади кристалла. Умножитель и делитель не конвейеризированы и имеют значительные задержки: умножения имеют задержку в 10 или 20 циклов для 32-битных или 64-битных целых чисел соответственно; тогда как divides имеет задержку в 69 или 133 цикла для 32-битных или 64-битных целых чисел соответственно. Большинство инструкций имеют задержку в один цикл. Сумматор ALU также используется для вычисления виртуальных адресов для грузов, магазинов и филиалов.

Инструкции загрузки и сохранения выполняются целочисленным конвейером и обращаются к встроенному кэшу данных размером 8 КБ.

Выполнение с плавающей запятой

R4000 имеет встроенный кристалл IEEE 754-1985 -соответствующий блок с плавающей запятой (FPU), обозначаемый как R4010. FPU - это сопроцессор, обозначенный CP1.[1] (MIPS ISA определил четыре сопроцессора, обозначенных от CP0 до CP3). FPU может работать в двух режимах, 32- или 64-битном, которые выбираются установкой бита, бита FR, в регистре состояния CPU. В 32-битном режиме 32 регистра с плавающей запятой становятся 32-битными при использовании для хранения чисел с плавающей запятой одинарной точности. При использовании для хранения чисел двойной точности имеется 16 регистров с плавающей запятой (регистры парные).

FPU может работать параллельно с ALU, если нет зависимости данных или ресурсов, которая вызывает его остановку. Он состоит из трех частей: сумматора, умножителя и делителя. Умножитель и делитель могут выполнять инструкцию параллельно с сумматором, но они используют сумматор на своих последних этапах выполнения, тем самым накладывая ограничения на перекрывающееся выполнение. Таким образом, при определенных условиях он может выполнять до трех инструкций в любой момент, по одной в каждом модуле. FPU может выводить одну инструкцию за цикл.

Сумматор и умножитель конвейерные. Умножитель имеет четырехступенчатый конвейер умножителя. Его тактовая частота в два раза превышает тактовую частоту микропроцессора для обеспечения адекватной производительности и использования динамическая логика для достижения высокой тактовой частоты. У Division есть задержка в 23 или 36 циклов для операций с одинарной или двойной точностью, а при извлечении квадратного корня задержка в 54 или 112 циклов. Деление и квадратный корень используют SRT алгоритм.

Управление памятью

В блок управления памятью (MMU) использует 48-значную резервный буфер перевода переводить виртуальные адреса. R4000 использует 64-битный виртуальный адрес, но реализует только 40 из 64-битных для 1 ТБ виртуальная память. Остальные биты проверяются, чтобы убедиться, что они содержат ноль. R4000 использует 36-битный Физический адрес, таким образом, может адресовать 64 ГБ физическая память.

Вторичный кеш

R4000 (только конфигурации SC и MC) поддерживает внешний вторичный кэш-память объемом от 128 КБ до 4 МБ. Доступ к кеш-памяти осуществляется через выделенную 128-битную шину данных. Вторичный кэш может быть настроен как единый кеш или как разделенный кэш инструкций и данных. В последней конфигурации каждый кэш может иметь емкость от 128 КБ до 2 МБ.[2] Вторичный кеш физически индексированный, физически помеченный и имеет программируемый размер строки 128, 256, 512 или 1024 байта. Контроллер кеш-памяти установлен на кристалле. Кеш построен из стандартных статическая оперативная память (SRAM). Шины данных и тегов защищены ECC.

Системная шина

R4000 использует 64-битную системную шину, называемую шиной SysAD. Шина SysAD была шиной с мультиплексированием адресов и данных, то есть использовала один и тот же набор проводов для передачи данных и адресов. Хотя это снижает пропускную способность, это также дешевле, чем предоставление отдельной адресной шины, которая требует большего количества контактов и увеличивает сложность системы. Шину SysAD можно настроить для работы на половине, трети или четверти внутренней тактовой частоты. Шина SysAD генерирует свой тактовый сигнал путем деления рабочей частоты.

Количество транзисторов, размеры кристалла и детали процесса

R4000 содержит 1,2 миллиона транзисторов.[3] Он был разработан для двухслойного металла толщиной 1,0 мкм. комплементарный металл – оксид – полупроводник (CMOS) процесс. Поскольку MIPS был басни Компания R4000 была изготовлена ​​партнерами по их собственным процессам с минимальным размером элемента 0,8 мкм.[4]

Синхронизация

R4000 генерирует различные тактовые сигналы из главного тактового сигнала, генерируемого извне. Что касается рабочей частоты, R4000 умножает главный тактовый сигнал на два с помощью встроенного модуля. ФАПЧ (ФАПЧ).

Упаковка

R4000PC выполнен в 179-контактном керамическом корпусе. матрица сетки выводов (CPGA). R4000SC и R4000MC заключены в 447-контактный керамический корпус. шахматная сетка штифтов (СПГА). Вывод R4000MC отличается от R4000SC, с некоторыми выводами, которые не используются на R4000SC, используемом для сигналов для реализации согласованность кеша на R4000MC. Распиновка R4000PC аналогична таковой у PGA-корпуса. R4200 и R4600 микропроцессоры. Эта характеристика позволяет правильно спроектированной системе использовать любой из трех микропроцессоров.

R4400

Пример микропроцессора R4400MC производства Toshiba
Штамп NEC VR4400MC

В R4400 является дальнейшим развитием R4000. Об этом было объявлено в начале ноября 1992 года. Образцы микропроцессора уже были отгружены избранным клиентам до этого момента, а в продажу поступили в январе 1993 года. R4400 работает на тактовых частотах 100, 133, 150, 200 и 250 МГц. Единственное существенное улучшение по сравнению с R4000 - это более крупные первичные кэши, емкость которых была увеличена вдвое до 16 КБ каждый с 8 КБ каждый. Он содержал 2,3 миллиона транзисторов.

R4400 был лицензирован Интегрированная технология устройств (IDT), LSI Logic, NEC, Производительный полупроводник, Siemens AG и Toshiba. IDT, NEC, Siemens и Toshiba изготовили и продали микропроцессор. LSI Logic использовала R4400 в своих изделиях. Performance Semiconductor продала свое логическое подразделение компании Cypress Semiconductor где производство микропроцессоров MIPS было прекращено.

NEC продавала свою версию как VR4400. Первая версия, часть 150 МГц, была анонсирована в ноябре 1992 года. Ранние версии были изготовлены с использованием технологического процесса 0,6 мкм.[5] В середине 1995 года началось семплирование части 250 МГц. Он был изготовлен с использованием четырехслойного металлического процесса толщиной 0,35 мкм.[6] NEC также произвела MR4401, керамический многокристальный модуль (MCM), который содержал VR4400SC с десятью микросхемами SRAM емкостью 1 Мбит, в которых реализован вторичный кэш размером 1 МБ. MCM был совместим по выводам с R4x00PC. Первая версия, составляющая 150 МГц, была анонсирована в 1994 году. В 1995 году была объявлена ​​часть 200 МГц.

Toshiba продавала свою версию как TC86R4400. Часть 200 МГц, содержащая 2,3 миллиона транзисторов и имеющая размер 134 мм.2 изготовленный по технологии 0,3 мкм, был представлен в середине 1994 г. R4400PC стоил 1600 долларов, R4400SC - 1950 долларов, а R4400MC - 2150 долларов в количестве 10000 штук.[7]

Пользователи

R4400 используется:

Наборы микросхем базовой логики

R4000 и R4400 требуют внешнего основная логика для взаимодействия с системой. Для этих микропроцессоров была разработана как коммерчески доступная, так и запатентованная основная логика. Фирменные проекты были разработаны поставщиками систем, такими как SGI, для использования в собственных системах. Коммерческие наборы микросхем были разработаны Acer, производителями микропроцессоров MIPS - NEC и Toshiba. Acer разработала PICA чипсет. Toshiba разработала набор микросхем Tiger Shark, который адаптировал шину SysAD к i486 -совместимая системная шина.[13]

Примечания

  1. ^ Руководство пользователя микропроцессора MIPS R4000, второе издание, п. 152
  2. ^ Генрих, "Руководство пользователя микропроцессора MIPS R4000", стр. 248
  3. ^ Мирапури, "Процессор Mips R4000", п. 10
  4. ^ Мирапури, "Процессор Mips R4000", п. 21 год
  5. ^ «NEC VR4400 RISC с удвоением тактовой частоты имеет 2-метровые транзисторы»
  6. ^ «NEC готова с версией 250 МГц 64-битного MIPS R4400 RISC»
  7. ^ «У Toshiba есть MIPS R4400 200 МГц»
  8. ^ "... И от компьютеров Carrera"
  9. ^ «Одновременные мультипроцессоры с новой архитектурой шины»
  10. ^ "Персональные компьютеры на базе MIPS R под управлением Windows NT с настольной станции ..."
  11. ^ «NEC идет вслед за бизнес-рынком со своей последней линейкой рабочих станций RISC UNIX»
  12. ^ «Pyramid Technology стремится сокрушить мэйнфреймы с серией Nile»
  13. ^ "Toshiba Samples 80486-Bus Chip Set для R-Series"

Рекомендации