PowerPC e500 - PowerPC e500

В PowerPC e500 это 32-битный микропроцессор ядро от Freescale Semiconductor. Ядро совместимо со старой спецификацией PowerPC Book E, а также Power ISA v.2.03. Имеет двойной выпуск, семиступенчатый трубопровод с участием FPUs (начиная с версии 2), данные 32/32 КБ и инструкция L1 тайники и внешний кэш L2 объемом 256, 512 или 1024 КБ. Скорости варьируются от 533 МГц до 1,5 ГГц, а ядро имеет широкие возможности настройки и отвечает конкретным потребностям встроенный приложения с такими функциями, как многоядерный рабочий интерфейс для вспомогательных блоков обработки приложений (APU).

e500 обеспечивает высокую производительность PowerQUICC III система на чипе (SoC) сетевые процессоры и все они имеют общую схему именования, MPC85xx. Новый Freescale QorIQ является эволюционным шагом от PowerQUICC III и также будет основан на ядрах e500.

Версии

Есть три версии ядра е500, а именно оригинал e500v1, то e500v2 и e500mc.

64-разрядная версия ядра e500mc называется e5500 ядро и был представлен в 2010 году, а последующий e6500 ядро добавлено многопоточность возможности в 2012 году.

e500v1

Поддержка расширений SPE (Signal Processing Engine). Файл целочисленного регистра расширен до 64-битной ширины. Инструкции, не относящиеся к SPE, обращаются и записывают только младшие 32 бита. Однако инструкции SIMD SPE читаются и записываются с полных 64-бит. Эти расширения перекрывают строку и AltiVec инструкции.
Поддержка SPESFP (встроенная скалярная плавающая точка одинарной точности). Это новый модуль с плавающей запятой, который отличается от классического FPU, последний из которых отсутствует в e500v1 и e500v2. SPESFP использует целочисленный регистровый файл. Он не полностью соответствует стандарту IEEE754.

e500v2

Ключевые улучшения e500v2 по сравнению с e500v1:

Увеличьте физическое адресное пространство с 32-битного (4 ГиБ) до 36-битного (64 ГиБ). Это изменение означает, что устройства на базе e500v2 часто используют более продвинутые пакет поддержки платы (BSP), чем устройства на базе e500v1, поскольку различные периферийные устройства переместились на физические адреса более 4 ГиБ.
Добавление размеров страниц переменных 1 ГиБ и 4 ГиБ
Добавлена поддержка DPESFP (встроенная скалярная числа с плавающей запятой двойной точности). Эти инструкции, построенные на основе SPESFP, обращаются к обеим половинам 64-битного целочисленного регистра.
Удвоение размера и ассоциативности массива 4K-страниц второго уровня MMU (с 256-входных двусторонних до 512-позиционных 4-полосных)
Увеличение с 3 до 5 максимальных невыполненных промахов кэша данных
Добавление альтернативной временной базы для временных меток с детализацией цикла

e500mc

Freescale представила e500mc в QorIQ семейство микросхем в июне 2008 года. E500MC имеет следующие особенности:

Power ISA v.2.06, который включает в себя гипервизор и виртуализация функциональность для встраиваемых платформ.
Восстановлен "классический" модуль с плавающей запятой.
SPE, SPESFP и DPESFP все удаляются, а файл целочисленного регистра снова становится 32-битным.
Поддерживает от двух до более 32 ядер (не обязательно ядер одного типа) на одном кристалле.
Поддерживает CoreNet Коммуникационная матрица для соединения ядер и ускорителей каналов данных.
Ядра e500mc имеют частные кэши L2, но обычно совместно используют другие средства, такие как кеши L3, контроллеры памяти, ядра ускорения для конкретных приложений, ввод-вывод и т. д.

Приложения

PowerQUICC

Все PowerQUICC Устройства 85xx основаны на ядрах e500v1 или e500v2, большинство из них на последних.

QorIQ

В июне 2008 года Freescale объявила QorIQ марка, микропроцессоры на базе ядер семейства e500.